Flip Flop J-K

Los sistemas digitales pueden trabajar de formas síncrona y asíncrona. Con la forma asíncrona las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento. En los sistemas sincronos, el momento en que una salida cambia de estado se determina con una señal de sincronía llamada reloj, está señal es una señal de pulsaciones rectangulares o cuadradas que son enviadas a todas las partes del sistema.

Una señal de reloj oscila entre estado alto o bajo, y gráficamente toma la forma de una onda cuadrada.Los circuitos que utilizan la señal de reloj para la sincronización pueden activarse en el flanco ascendente, flanco descendente o en ambos. La figura muestra un FF JK sincronizado por reloj que es disparado por una transición de pendiente negativa. Significa que lee los cambios en sus entradas cada vez que hay una pendiente negativa en su entrada de reloj; valores que lee de un "1" logico a "0" logico.

Se muestra su tabla de verdad:

Ejemplo. Trace la grafica de Q para J, K con transición de pendiente positiva. En base a las siguientes entradas:

Registro básico con Compuertas NAND

El elemente más importante de una memoria es el flip-flop, que está formado por un ensamble de compuertas lógicas, esto lo que hace es que almacena una información. Un FF tiene dos estado de operación, alto y bajo. La entrada de un FF solo tiene que recibir un pulso momentáneo para cambiar el estado de su salida y ésta permanecerá en el nuevo estado aun después de la desaparición del pulso de entrada.

Las entradas Establecer y Restablacer normalmente están en estado alto, una de ellas será pulsada abajo cuando se requiera cambiar el estado de salida del registro básico. Las salidas de las compuertas corresponden a las salidas del registro básico.

A continuación la tabla de verdad de un registro básico con compuertas NAND: